verilog初學者 時鐘 |
缺席
|
kao90042
一般會員 發表:3 回覆:0 積分:0 註冊:2009-08-27 發送簡訊給我 |
以下是我的程式碼
module clock(reset,clk, sec,min ,hour ); input reset; input clk; output [0:5]sec; output [0:5]min; output [0:5]hour; reg [0:5]sec; reg [0:5]min; reg [0:5]hour; //second always @(posedge clk or negedge reset) begin if(~reset) sec<=0; else if (sec == 6'h3b) sec<=6'h00; else sec<=sec 1; end //min always @(posedge clk or negedge reset) begin if(~reset) min<=0; else if (sec == 6'h3b) if (min==6'h3b) min<=6'h00; else min<=min 1; end always @(posedge clk or negedge reset) begin if(~reset) hour<=0; else if (min == 6'h3b) if (hour==6'h18) hour<=6'h00; else hour<=hour 1; end endmodule 不知道錯在哪裡,跑到一半會開始數錯 附上波形圖 請各位前輩指教 不好意思 ,是我在波形圖的地方好像設錯了 更改一些地方後已經好了 編輯記錄
kao90042 重新編輯於 2010-09-08 14:21:42, 註解 無‧
|
本站聲明 |
1. 本論壇為無營利行為之開放平台,所有文章都是由網友自行張貼,如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權,而損及您的利益,請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨,是藍是綠本站無權干涉,但這裡不是政治性論壇! |