VHDL一問? |
答題得分者是:mymj
|
x33333
一般會員 發表:1 回覆:1 積分:0 註冊:2005-01-04 發送簡訊給我 |
|
mymj
版主 發表:132 回覆:486 積分:608 註冊:2002-10-25 發送簡訊給我 |
VHDL是一種硬體描述語言,以其語法配合它的發展平台可以製作所要的硬體元件 轉貼下列網址所發表文章
http://asic.ece.fcu.edu.tw/material/chapter10/VHDL_what.htm VHDL 就是 VHSIC Hardware Description Language 的縮寫,而 VHSIC 就是 Very High Speed Integrated Circuit 的縮寫,其意義就是非常高速積體電路。所以 VHDL 就是非常高速積體電路的硬體描述語言。這是一項原由美國國防部 ( DoD, Department of Defense) 所支持的研究計畫。為了將電子電路的設計意涵以文件方式保存下來,以便其它人能輕易地了解電路的設計意義。這就是VHDL的由來。 在1985年,美國國防部取得委託研究的第一版語言。隨後,VHDL語言就轉移給IEEE,並在1987年成為IEEE1076---1987標準。1988年,英國國防部規定所有官方的ASIC設計均需以VHDL為設計描述語言。所以VHDL就逐漸地成為工業界的標準"1993年,IEEE將IEEE1076---1981標準經過一些增修(新增一些功能、去除模糊部份以及保留往前共容等等)之後,規範了另一個新的VHDL標準------IEEE1164。1996年,IEEE將電路合成的程式標準與規格加入至VHDL電路設計語言中,稱之為IEEE1076.3標準。 VHDL電路設計語言的規範目的,在於要提供一個高階而且快電路設計工具,它涵蓋電路描述(Description)電路合成與電路模擬(Simulation)等三個電路設計工作。 就像一些常用的程式設計語言(例如C、Pascal等高階語言)用來描述計算數學函數或處理資料程序。程式的執行就是資料數值的計算。同樣地,VHDL是一種描述數位系統,而VHDL程式的執行就是數位系統的電路模擬與電路合成。 要更詳細資訊請連到
http://asic.ece.fcu.edu.tw/material/chapter10/week10.htm
|
x33333
一般會員 發表:1 回覆:1 積分:0 註冊:2005-01-04 發送簡訊給我 |
|
uls
一般會員 發表:3 回覆:1 積分:0 註冊:2005-03-15 發送簡訊給我 |
本站聲明 |
1. 本論壇為無營利行為之開放平台,所有文章都是由網友自行張貼,如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權,而損及您的利益,請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨,是藍是綠本站無權干涉,但這裡不是政治性論壇! |