製作邏輯電路訊號問題 |
答題得分者是:㊣
|
iam0219
一般會員 發表:10 回覆:10 積分:4 註冊:2005-02-28 發送簡訊給我 |
各位先進你好
小弟最近在製作邏輯電路時
遭遇一個一直解決不了的問題
想請教有經驗的先進能幫我思考一下..謝謝
我利用741產生PWM訊號..
再經過7474(D型正反器)>7414(NOT閘)>7408(AND閘)
產生可以避開MOS的Toff時間的邏輯訊號
來控制大電流馬達的正反轉
其訊號如附圖所示
上圖是理想訊號
下圖為實際訊號
請問有先進知道如何解決實際訊號中互相干擾的現象嗎??
謝謝 發表人 - iam0219 於 2005/04/18 12:29:54 發表人 - iam0219 於 2005/04/18 12:32:38
|
㊣
版主 發表:261 回覆:2302 積分:1667 註冊:2005-01-04 發送簡訊給我 |
|
iam0219
一般會員 發表:10 回覆:10 積分:4 註冊:2005-02-28 發送簡訊給我 |
|
㊣
版主 發表:261 回覆:2302 積分:1667 註冊:2005-01-04 發送簡訊給我 |
我是指你訊號Lo的時候,凸起的部分. 你可接光耦合器,透過光耦合器應該就OK了. PC817,TLP127..等.試試吧.
------
------------------------------------------------------------------------- 走是為了到另一境界,停是為了欣賞人生;未走過千山萬水,怎知生命的虛實與輕重!? |
iam0219
一般會員 發表:10 回覆:10 積分:4 註冊:2005-02-28 發送簡訊給我 |
本站聲明 |
1. 本論壇為無營利行為之開放平台,所有文章都是由網友自行張貼,如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權,而損及您的利益,請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨,是藍是綠本站無權干涉,但這裡不是政治性論壇! |