請問LVDS and LV PECL |
尚未結案
|
yungfan
一般會員 發表:25 回覆:13 積分:7 註冊:2003-12-29 發送簡訊給我 |
|
㊣
版主 發表:261 回覆:2302 積分:1667 註冊:2005-01-04 發送簡訊給我 |
不太一樣
LVDS(Low Voltage Differential Signal)低電壓差動訊號
LVPECL(Low-Voltage Positive Emitter-Coupled Logic)低電壓正發射極耦合邏輯 不過兩個都可減少訊號抖動,可做為振盪器緩衝元件 TI推出的SN65LVCP22即具備這兩種功能.
新聞稿: http://www.ti.com.tw/news/newsdetail.asp?scid=03197
------
------------------------------------------------------------------------- 走是為了到另一境界,停是為了欣賞人生;未走過千山萬水,怎知生命的虛實與輕重!? |
yungfan
一般會員 發表:25 回覆:13 積分:7 註冊:2003-12-29 發送簡訊給我 |
|
㊣
版主 發表:261 回覆:2302 積分:1667 註冊:2005-01-04 發送簡訊給我 |
LVDS為TIA/EIA-644與IEEE 1596.3標準規格中所定義的實體層資料介面標準,
主要針對高速、低耗電與低雜訊的點對點通訊應用所設計,通常在平衡且傳輸
媒介阻抗控制為100Ω下運作。與其他差動式信號技術標準一樣,LVDS由於消除
了電磁場,因此比單端式信號發射更低的雜訊,並且由於雜訊會耦合到兩條線
上成為共模信號,也就是兩條傳輸線上所吸收的雜訊相同,因此抗雜訊程度較
高。 LVPECL提供了一個較CMOS歪曲率低、上升及下降時間快、且雜訊顯著減少的低
電壓介面。基於這些主要特性,LVPECL最適合應用於雜訊感度高的電路,進行
時脈及數據訊號分配。 相較而言LVDS功耗比同類LVPECL低. 這裡有兩者的比較,你可以參考看看: http://www.ee.ucla.edu/~herwin/ocdma/reports/lvds_issues.ppt 詳細你要去查它的標準說明.
------
------------------------------------------------------------------------- 走是為了到另一境界,停是為了欣賞人生;未走過千山萬水,怎知生命的虛實與輕重!? |
本站聲明 |
1. 本論壇為無營利行為之開放平台,所有文章都是由網友自行張貼,如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權,而損及您的利益,請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨,是藍是綠本站無權干涉,但這裡不是政治性論壇! |